Složení hardwaru systému transceiveru

Každý vysokorychlostní transceiver obsahuje dva kanály, vysílač a přijímač. Vysílač a přijímač se skládají z fyzické kódovací podvrstvy (PCS, p-field si{2}}cal coding sublayer) a fyzického média dodatečné podvrstvy (PMA, physi{3}}cal). media další podvrstva) se skládá ze dvou částí.

PCS zahrnuje hard{0}}logickou implementaci digitálních funkcí v transceiverech kompatibilních s podporovanými protokoly, přenosové kanály zahrnují fázovou kompenzaci FIFO, bajtový serializátor, kodér 8B/10B a další moduly; přijímací kanály zahrnují zarovnávač slov, FIFO, 8B/10B dekodér, bajtový deserializátor, byte sekvencer, fázovou kompenzaci FIFO a další moduly.

PMA zahrnuje analogové obvody pro I/O vyrovnávací paměti, CDR, serializátor/deserializátor (SER/DES) a programovatelné před{0}}zvýraznění a ekvalizaci pro optimalizaci výkonu sériové datové cesty.

Když kanál transceiveru zařízení funguje, výstupní paralelní data v architektuře FPGA jsou přenášena přes vysílač PCS a PMA a nakonec převedena na sériová data a odeslána. Přijatá vstupní sériová data jsou přenášena do FP ve formátu sériových dat prostřednictvím zpracování přijímače PMA a PCS pro provedení dalšího kroku zpracování.